2.3.3 布局優(yōu)化影響
在布局上盡可能將C14（Vin-Vss電容）放在續(xù)流二極管和MOSFET邊上減少高頻環(huán)路面積
以下是實(shí)物照片
補(bǔ)充一些相關(guān)的材料，除開芯片廠家的努力，我們能加入的設(shè)計(jì)手段主要包括：
1）輸入濾波優(yōu)化
RSIL filter 5μH 100nF 50Ω
2）輸出濾波優(yōu)化
3）Snubber電路
小結(jié)：
1）感謝建宇兄的案例總結(jié)，我們可以定量和定性的看這些參數(shù)的選擇對(duì)實(shí)際試驗(yàn)的結(jié)果
2）這個(gè)的設(shè)計(jì)，需要打通原理、計(jì)算、功能試驗(yàn)和實(shí)際驗(yàn)證的環(huán)路
